실온에서 단결정을 에칭하는 종래의 습식 화학 물질은 알려져 있지 않다. 가장 전자 디바이스 및 회로에 대한 패턴 화 된 에칭은 건식 에칭 기술을 사용하여 달성된다. 독자는 건식 에칭 결과의 요약을 담고있는 참고 문헌 122-124를 참조해야한다. 지금까지 얻은. 가장 보편적으로 사용되는 공정은 반응성 이온 에칭 (rie)을 포함한다. 불소 플라즈마. 희생 에칭 마스크 (알루미늄 금속과 같은)가 증착되고 포토 리소그래피 식으로 원하는 영역이 에칭되지 않도록 보호하기 위해 패터닝된다. 기본 프로세스를 구현할 수 있습니다. 표준 실리콘 rie 하드웨어와 일반적으로 4 시간 및 6 시간의 에칭 속도를 수백 분당 옹스트롬. 잘 최적화 된 식각 공정은 일반적으로 작은 에칭 마스크의 언더 컷팅 (undercutting). 매끄러운 표면을 구현하기위한 열쇠 중 하나 마스킹 물질이 약간 에칭되고 랜덤하게 재 증착되는 \"마이크로 마스킹\"을 방지한다 균일하게하기위한 샘플상의 매우 작은 부분을 효과적으로 마스킹하는 샘플 위에 에칭. 이것은 마스킹되지 않은 영역에 형성되는 \"잔디 (grass)\"와 같은 에칭 - 잔류 물 피쳐를 초래할 수있다. 대부분의 경우 바람직하지 않습니다. rie 에칭 속도는 많은 전자 응용 분야에 충분하지만 훨씬 높은 에칭 에칭 속도는 실현하는데 필요한 수십에서 수십 마이크로 미터 정도의 차수의 특징들을 개척하는데 필요하다. 첨단 센서, mem 및 IC-rf 장치에 유용한 웨이퍼를 통한 구멍. 고밀도 플라즈마 드라이 에칭 전자 싸이클로트론 공명 및 유도 결합 플라즈마와 같은 기술은 깊은 에칭의 필요성을 충족시키기 위해 개발되었습니다. 잔류 물이없는 패터닝 된 에칭 속도가 분당 천 옹스트롬이 시연되었습니다. 매우 높은 에칭 속도에서의 패턴 화 된 에칭은 또한 포토 - 어시스트 및 어두운 전기 화학적 습식 에칭. 적절한 에칭 조건을 선택함으로써,이 기술은 매우 유용한 도펀트 선택 식 에칭 스톱 기능. 그러나 중요한 비 호환성 문제가 있습니다. 전기 화학적 공정으로 대량 생산을 위해 바람직하지 못하다. 샘플 준비, 에칭 등방성 및 마스크 언더 컷팅의 프리 엣칭 및 포스트 엣칭, 그리고 다소 샘플을 가로 질러 비 균일 한 에칭. 레이저 에칭 기술은 큰 피쳐를 에칭 할 수 있으며, 예를 들어 rf 칩에 유용한 웨이퍼 관통 구멍을 통해 전달 될 수있다.
오늘날 사용되는 반도체 집적 회로 칩의 대다수는 실리콘 금속 - 산화물 - 반도체 전계 효과 트랜지스터 (MOSFET) 장치 물리학은 katsumata의 장과 다른 곳에 요약되어있다. 극단적 인 유용성 및 성공에 반전 채널 MOSFET의 기반 전자 실리콘 (뿐만 아니라 이산 형 실리콘 전력 장치), 고성능 반전을 구현하는 것이 당연하다. sic의 채널 MOSFET. 실리콘과 같이 실리콘이 충분히 가열되면 열을 형성한다. 산소 환경. 이것은 인공어 기술이 매우 성공적으로 수행 할 수있게 해줍니다. 그럼에도 불구하고 절연체의 품질 및 절연성에있어 중요한 차이점이 있습니다. 현재 장치 MOSS가 완전히 유익하지 못하도록하는 장치 처리 가능성. 다음의 담론은 빠르게 논의되고있는 주요 문제를 강조하려고 시도합니다 개발에 대한보다 상세한 통찰은 참고 문헌 133-142에서 찾을 수있다. 순전히 전기적 관점에서 볼 때, 산화 규소의 두 가지 중요한 조작 상 결함이 있으며 실리콘 MOSFET에 비해 MOSFET. 첫째, 대부분의 이론 MOSFET에서 효과적인 반전 채널 이동성 실리콘 반전 채널 MOSFET 캐리어 이동성을 기반으로 기대되는 것보다 낮다. 이것은 심각하게 트랜지스터 이득과 전류 보상 능력을 감소 시키므로, 이론 상으로는 예상보다 유리한 점이 많지 않다. 둘째, 산화물 산화물은 입증되지 않았다. sic MOSFET이 더 많은 경향이 있다는 점에서 잘 발달 된 실리콘 산화물만큼 신뢰성 있고 불변하다. 문턱 전압 변화, 게이트 누설, 그리고 비교가 편향된 실리콘 MOSFET보다 산화물 고장이있다. ...에서 특히, 실리콘 산화막의 전기적 성능 결함은 실리콘 및 실리콘 옥사이드 품질 및 계면 구조는 바람직하지 않게 실리콘 옥사이드를 나타낼 수있다 높은 수준의 계면 상태 밀도 ( ), 고정 산화물 전하 ( ), 전하 트래핑, 캐리어 옥사이드 터널링, 및 반전 채널 캐리어의 낮은 이동도를 포함한다. 조화로운 MOSFET 개발에 직면 한 어려움을 강조하면서, 초기 실리콘 마스크는 수년간의 헌신적 인 연구가 필요한 개발 과제에 직면했다. 성공적으로 극복하려는 노력. 실제로 4h-sic mos 디바이스 성능의 엄청난 향상 최근 몇 년 동안 달성되어, 유익한 4 시간 전력 MOSFET 패키지가 주변 온도가 125 ° C까지 작동하면 향후 몇 년 이내에 상용화 될 수 있습니다. 예를 들어, 종래 지향 (8 ° 오프 (0001)) 모드에 대한 4 시간 - c 축) 웨이퍼가 \u0026 lt; 10 \u0026 gt; 200 , 전기적으로 유해한 밀도 sic- 전도대 가장자리 가까이에 에너지 적으로 존재하는 계면 상태 결함이 크기의 순서. 마찬가지로, 대안적인 웨이퍼 표면 방위, 예컨대 ( ) 및 ( )은 상이한 결정 방위로 절단 된 웨이퍼상의 디바이스를 제조함으로써 얻어진다 (5.2.1 절)은 또한 4h-sic mos 채널 특성이 상당히 개선되었다. 대폭 향상된 4h 인공 모 장치를 얻는 한 가지 주요 단계가 적절한 소개되었습니다 의 질소 화합물 가스 ( ) 산화 및 후 산화 중 어닐링 공정. 이러한 질소 기반 어닐링은 또한 높은 전계 및 고온 응력에 대한 4 차 산화물의 안정성 MOSFET의 신뢰성을 정량화하십시오. 그러나, agarwal et al. 지적했다, 넓은 sic의 밴드 갭은 산화물을 통해 손상 캐리어의 터널링을 방해하는 잠재 장벽을 감소시킨다. 4-sic oxide는 4h-sic으로 성장하므로, 4h-sic oxide는 다음과 같은 높은 신뢰성을 기대할 수 없습니다. 실리콘상의 열 산화물. 열적 성장 이외의 대체 게이트 절연체 반전 채널 4h-sic 절연의 최적화 된 구현을 위해 개발되어야합니다. 가장 까다로운 고온 및 고전력 전자 응용 분야에 사용되는 게이트 트랜지스터. 같이 실리콘 MOSFET 기술로 다층 유전체 스택이 개발되어 더욱 강화 될 것입니다 sic MOSFET 성능....
적대적인 환경의 반도체 디바이스 및 IC는 신뢰성있는 패키징 및 연결이 불가능하여 적대적인 환경에서 작동 할 수있는 완벽한 시스템을 구성 할 수 없다면 거의 이점이 없습니다. 적절한 재료 선택으로 기존의 IC 패키징 기술을 수정하여 비 전력 회로 패키징을 최대 300 ° C까지 실현할 수 있습니다. 최근의 연구는 고압 500-600 ° C의 산화 대기 환경에서의 작동이 요구되는 가장 까다로운 우주 항공 전자 애플리케이션의 요구를 해결하기 시작했습니다. 예를 들어 500 ° C에서 1,000 시간 이상 견딜 수있는 프로토 타입 전자 패키지 및 회로 보드가 시연되었습니다. 커패시터 및 변압기와 같은 열악한 환경의 수동 부품은 섹션 5.3에서 논의 된 시스템 전자 장치의 전체 시스템 이익이 성공적으로 실현되기 전에 까다로운 조건에서의 작동을 위해 개발되어야한다.
이 섹션에서는 주요 응용 분야별로 분류 된 다양한 전자 기기 설계를 간략하게 요약합니다. 다양한 반도체 장치 토폴로지의 기능을 제한하는 기술 프로세스 및 재료 기술 문제는 향후 기술 완성 과정에서 해결해야 할 주요 문제로 강조됩니다. 이 섹션 전반에 걸쳐 독자 전자 회로 전자 회로가 유익한 성능을 완전히 발휘하지 못하게하는 가장 어려운 도전은 이전에는 달성 할 수 없었던 온도 및 전력 밀도 체제에서 작동하면서 장기간 높은 작동 신뢰성을 달성한다는 것입니다. 많은 소자 신뢰성 한계가 섹션 5.4 및 5.5에서 이미 언급 된 기초 재료 및 접합 / 계면 문제로 추적 될 수 있기 때문에 유용한 (즉, 신뢰성있는) 전자 회로가 이러한 기본 영역의 개선에 초점을 맞추어야하는 노력.
sic의 넓은 밴드 갭은 단파장 청색 및 자외선 (uv) 광전자 공학을 실현하는 데 유용합니다. 6h-sic 기반 pn 접합 발광 다이오드 (led)는 첫 번째 반도체 소자 가시적 인 색상 스펙트럼의 파란색 부분을 커버하고 도달 할 수있는 최초의 sic 기반 장치가되었습니다. 대량 판매. sic의 밴드 갭이 간접적이기 때문에 (즉, 전도 최소값 및 가전 자대 최대가 결정 운동량 공간에서 일치하지 않음), 발광 재조합 본질적으로 비효율적이다. 그러므로, sic pn 접합을 기반으로하는 LED는 상당히 쓸모 없어졌습니다 훨씬 더 밝고 훨씬 더 효율적인 직접 밴드 갭 그룹 Ⅲ- 질화물 (iii-n gan, ingan) 파란 leds. 그러나, 기판은 여전히 기판 중 하나로서 사용된다 (사파이어와 함께) 녹색 및 청색의 대량 제조에 사용되는 iii-n 층의 성장 질화물 기반의 leds. sic은 단파장 빛을 흡수하는 데 훨씬 더 효율적이라는 것이 입증되어 터빈 엔진의 우수한 화염 감지기 역할을하는 고감도 광 다이오드의 실현 연소 모니터링 및 제어. 6h-sic의 넓은 밴드 갭은 실현에 유용하다. 낮은 포토 다이오드 암전류뿐만 아니라 원하지 않는 근적외선 파장을 차단하는 센서 열 및 태양 복사에 의해 생성됩니다. 다시 에피 택시를 기반으로하는 상업 기반 uv 화염 센서 성장 된 드라이 에칭 메사 절연 6h-sic pn 접합 다이오드는 성공적으로 유해한 오염을 줄였습니다. 발전 시스템에 사용되는 가스 점화 기반 터빈의 배출. 그만큼 sic 다이오드의 어두운 암전 류는 핵에서 X 선, 중 이온 및 중성자 검출에 유용합니다. 원자로 모니터링 및 고 에너지 입자 충돌 및 우주에 대한 과학적 연구 강화 방사선.
sic rf 디바이스의 주된 용도는 약 600 mhz (uhf-band)에서부터 수 기가 헤르쯔 (x-band) 정도의 고주파수 고체 고출력 증폭에있는 것처럼 보입니다. 참고 문헌 5, 6, 25, 26, 159 및 다른 곳에서 더 상세하게 논의 된 바와 같이, 높은 브레이크 다운 전압 및 높은 캐리어 포화 속도와 결합 된 높은 열전도도는 ICIC 트랜지스터가 그들의 실리콘 또는 가우스보다 훨씬 더 높은 전력 밀도를 처리 할 수있게한다 (표 5.1). 포크 (phonon) 산란이 캐리어 속도를 심각하게 저하시키지 않도록 채널 자기 발열을 최소화하는 데에도 높은 열전도도가 중요합니다. 이러한 물질 이점 rf 전력 논쟁은 mesfets 및 정적 유도 트랜지스터 (sits)와 같은 다른 트랜지스터 구조 및 sic 외에 다른 와이드 밴드 갭 반도체 (예 : Ⅲ 족 질화물)에도 적용됩니다. 와이드 밴드 갭 트랜지스터의 높은 전력 밀도는 크기와 질량이 작은 고출력이 중요한 고체 트랜스미터 애플리케이션을 실현하는데 매우 유용하게 사용될 것이다. 더 높은 온도에서 작동 할 수있는 트랜지스터가 적어지면 일치 및 냉각 요구 사항이 줄어들어 이러한 시스템의 전체 크기 및 비용이 감소합니다. sic 기반 고주파 rf mesfet가 현재 상업적으로 이용 가능하다. 그러나 미미한 반 절연 기판, 소자 에피 층 및 표면 패시베이션으로 인해 발생하는 전하 트래핑 효과로 인해 수년간의 근본적인 연구를 거쳐 신뢰성이 떨어지면서 발생했다는 점에 유의해야합니다. 신뢰할 수있는 동작을 가능하게 한 중요한 물질 발전은 이전 개발 된 바나듐 도핑 된 반 절연 실리콘 웨이퍼보다 훨씬 적은 전하 트래핑로 \"고순도\"반 절연 기판 (기생 소자 커패시턴스를 최소화하는 데 필요함)의 개발이었다. 반 절연성 기판 상에 제조 된 mesicet 장치는 아마도 덜 민감하다. 주로 c 축 마이크로 파이프가 측면 채널 mesfet 구조의 대부분의 영역에서 높은 전계 접합부의 두 전도 측면을 더 이상 단락시킬 수 없기 때문에 수직 고전력 스위칭 장치보다 마이크로 파이프에서 발생하는 양보 결과에 악영향을 미친다. 믹서 다이오드는 또한 rf 수신기에서 원하지 않는 상호 변조 간섭을 줄이기위한 탁월한 가능성을 보여준다. 최적화되지 않은 sic 쇼트 키 다이오드 믹서를 사용하여 20db 이상의 동적 범위 개선이 입증되었습니다. 추가 개발 및 최적화를 거친 sic 기반 믹서는 수신기 및 고전력 송신기가 밀접하게 위치한 상황 (예 : 항공기 또는 선박)에서 간섭 내성을 향상시켜야합니다.
대부분의 아날로그 신호 컨디셔닝 및 디지털 로직 회로는 개별 트랜지스터에서 \"신호 레벨\"로 간주됩니다 이들 회로에서 통상적으로 전류의 수 밀리 암페어 이상 및 적절히 기능하기 위해서는 \u003c20V를 필요로하지 않는다. 상용 실리콘 - 온 - 인슐레이터 회로는 복잡한 디지털 및 아날로그 신호 레벨 기능을 수행 할 수 있습니다 고전력 출력이 필요하지 않은 경우 최대 300 ° C [163]. 신호 결합 된 신호를 결합하는 것이 유익한 틱 외에, 단일 칩에 고전력 또는 고유의 센서 / 메모리가있는 고수준 기능, 고가의 회로 회로 저전력 신호 레벨 기능을 수행하는 것은 온도가 낮은 방사능 애플리케이션에서 크게 부적절한 것처럼 보입니다. 250-300 ° C 이하. 이 글을 쓰는 시점에서 상업적으로 이용 가능한 반도체 트랜지스터 또는 집적 회로 (sic 또는 기타) 300 ° C 이상의 주변 온도에서 사용하십시오. c. sic 기반의 고온 실험실 프로토 타입에도 지난 10 년 동안 크게 개선되어 장기적인 운영 신뢰성을 달성하는 것이 유용한 300-600 ° C 장치 및 회로를 실현합니다. vlsi를 성공적으로 구현하는 데 사용 된 회로 기술 실리콘, 회로, CMOS, ecl, bicmos, dcfl 등의 회로는 t \u0026 gt; 300 ° C sic- 집적 회로. 고온 게이트 절연체의 신뢰성 (5.5.5 절)은 MOSFET 기반 집적 회로의 성공적인 구현에 중요합니다. 게이트 대 쇼트 키 다이오드 누설은 SICMOSFET 회로의 최고 동작 온도를 약 400 ° C로 제한한다 (5.5.3.2 절). 따라서 바이폴라 접합 트랜지스터 (bjts) 및 접합 전계 효과 트랜지스터 (jfets)와 같은 pn 접합 기반 소자는 300-600 ° C에서 장시간 작동을 달성하기 위해 (적어도 가까운 장래에는) 더 강해 보인다 분위기. 신호 레벨 회로는 대부분의 전위의 전기적 고장 전압보다 훨씬 낮은 상대적으로 낮은 전기장에서 작동하기 때문에, 마이크로 파이프 및 다른 전위는 신호 전계 효과의 공정 수율에 영향을 미치며, 이는 고전력 소자의 수율에 영향을 미친다. 이 글을 쓰는 시점에서 nmos, cmos, jfet 및 mesfet 디바이스 토폴로지의 변형을 사용하여 일부 개별 트랜지스터 및 소규모 프로토 타입 로직 및 아날로그 증폭기 시스템이 실험실에서 시연되었습니다. 그러나 이러한 프로토 타입은 실리콘 서플라이 기술의 ~ 250-300 ° C 범위를 넘는 주변 온도에서 장시간 전기적으로 안정된 작동을 제공 할 수 없기 때문에 상업적으로 실용화 될 수 없습니다. 섹션 5.5에서 논의 된 바와 같이, 모든 고온 SiC 디바이스 기술에 대한 공통적 인 장애는 t \u0026 gt;에서 접촉, 인터커넥트, 패시베이션 및 패키징의 신뢰성있는 장기간 작동이다. 300 ° c. 매우 견고한 고온 오믹 콘택 및 패키징을 통합함으로써 산화 분위기에서 500 ° C에서 포장 된 6 시간 전계 효과 트랜지스터의 장기 연속 전기 작동이 최근 입증되었습니다. 기본적인 장치 디바이스 프로세싱 기술 (섹션 5.5)에 대한 추가 개선이 이루어짐에 따라, 점점 더 오래 지속될 수있다. 300 ° C 기반의 트랜지스터 기술은 환경 친화적 인 어플리케이션에서 유익한 용도로 진화 할 것입니다. 점차 복잡 해지는 고온 기능은보다 넓은 온도 범위 (650 ° C 넓이)에서 장치 작동 매개 변수의 큰 변화를 수용 할 수있는 견고한 회로 설계가 필요합니다. 회로 모델은 깊은 도너 및 억 셉터 도펀트 이온화 에너지로 인해 sic 소자 에피 층이 상당히 \"동결 (frozen-out)\"된다는 사실을 설명 할 필요가 있기 때문에 디바이스 층 도펀트의 중요하지 않은 부분이 이온화되어 실온 근처에서 전류를 흐르게합니다. 이러한 carrier freeze-out 효과로 인해 -55 ° C보다 훨씬 낮은 접합 온도에서 작동하는 IC 기반의 IC를 실현하는 것이 어려울 것입니다 (u.s. mil-spec. 온도 범위의 하단)....
전력 스위칭 소자를위한 실리콘 위의 이론적 인 이점에 대한 본질적인 재료 특성과 기본 물리학은 5.3.2 절에서 논의되었다. 비슷하게, 5.4.5 절에서 실리콘 웨이퍼와 epilayers에서 발견 된 결정 학적 결함이 현재 유용한 고출력 스위칭 디바이스의 상업화를 제한하는 주된 요인이라고 논의되었다. 이 섹션에서는 전원 전원 정류기 및 전원 스위칭 트랜지스터 기술의 추가 개발 측면에 중점을 둡니다. 대부분의 SOIC 파워 디바이스 프로토 타입은 기판을 통한 고전류의 수직 흐름과 같은 실리콘 기반 카운터 파트와 유사한 토폴로지 및 특징을 사용하여 최소 웨이퍼 면적 (즉, 전류 밀도를 최대화 함)을 사용하여 디바이스 전류를 최대화한다. 그러나 실리콘과는 달리 현재의 p 형 실리콘 기판 (5.4.3 절)의 상대적으로 낮은 전도성은 모든 수직 형 전력 디바이스 구조가 n 형 기판을 사용하여 유리하게 높은 수직 전류 밀도를 달성하도록 지시한다 . 많은 디바이스 설계 트레이드 오프는 전류 밀도, 전압, 전력 밀도 및 스위칭 속도에 대한 수치가 훨씬 높다는 사실을 제외하면 잘 알려진 실리콘 파워 디바이스 트레이드 오프와 거의 유사하다. 전력 디바이스가 고전압에서 성공적으로 기능하기 위해서는,주의 깊게 소자 설계 및 절연 / 패시 베이 팅 유전체 재료의 적절한 선택을 통해 경계 전이 집중에 의한 주변 장치 파괴가 발생하지 않아야한다. 많은 프로토 타입 고전압 SIC 소자의 피크 전압은 특히 다중 kV를 차단할 수있는 SIC 소자에서 파괴적인 에지 관련 파괴로 인해 제한되어왔다. 또한 많은 멀티 프로토 타입 장치 프로토 타입에 대한 대부분의 테스트에서 특수 고 유전 강도 유체 또는 가스 분위기에 장치를 침수시켜 장치 주위에서 전기 아크 및 표면 플래시 오버의 손상을 최소화해야했습니다. 원래 실리콘 고전압 디바이스에서 개척 된 다양한 에지 터미네이션 방법이 맞춤형 도펀트 및 메탈 가드 링을 포함하여 다양한 수준의 성공을 거둔 시제품 파워 디바이스에 적용되었습니다. 실리콘 고전압 디바이스를 절연 / 패시베이션하는 데 사용되는 재료 중 일부는 고온에서의 신뢰성있는 사용에 충분하지 않을 수 있습니다. 특히 고온에서 작동해야하는 경우에는 고전압 장치를 사용하십시오.
연락처 정보
luna@powerwaywafer.compowerwaymaterial@gmail.com 
+86-592-5601 404
