전력 스위칭 소자를위한 실리콘 위의 이론적 인 이점에 대한 본질적인 재료 특성과 기본 물리학은 5.3.2 절에서 논의되었다. 비슷하게, 5.4.5 절에서 실리콘 웨이퍼와 epilayers에서 발견 된 결정 학적 결함이 현재 유용한 고출력 스위칭 디바이스의 상업화를 제한하는 주된 요인이라고 논의되었다. 이 섹션에서는 전원 전원 정류기 및 전원 스위칭 트랜지스터 기술의 추가 개발 측면에 중점을 둡니다.

대부분의 SOIC 파워 디바이스 프로토 타입은 기판을 통한 고전류의 수직 흐름과 같은 실리콘 기반 카운터 파트와 유사한 토폴로지 및 특징을 사용하여 최소 웨이퍼 면적 (즉, 전류 밀도를 최대화 함)을 사용하여 디바이스 전류를 최대화한다. 그러나 실리콘과는 달리 현재의 p 형 실리콘 기판 (5.4.3 절)의 상대적으로 낮은 전도성은 모든 수직 형 전력 디바이스 구조가 n 형 기판을 사용하여 유리하게 높은 수직 전류 밀도를 달성하도록 지시한다 . 많은 디바이스 설계 트레이드 오프는 전류 밀도, 전압, 전력 밀도 및 스위칭 속도에 대한 수치가 훨씬 높다는 사실을 제외하면 잘 알려진 실리콘 파워 디바이스 트레이드 오프와 거의 유사하다.

전력 디바이스가 고전압에서 성공적으로 기능하기 위해서는,주의 깊게 소자 설계 및 절연 / 패시 베이 팅 유전체 재료의 적절한 선택을 통해 경계 전이 집중에 의한 주변 장치 파괴가 발생하지 않아야한다. 많은 프로토 타입 고전압 SIC 소자의 피크 전압은 특히 다중 kV를 차단할 수있는 SIC 소자에서 파괴적인 에지 관련 파괴로 인해 제한되어왔다. 또한 많은 멀티 프로토 타입 장치 프로토 타입에 대한 대부분의 테스트에서 특수 고 유전 강도 유체 또는 가스 분위기에 장치를 침수시켜 장치 주위에서 전기 아크 및 표면 플래시 오버의 손상을 최소화해야했습니다. 원래 실리콘 고전압 디바이스에서 개척 된 다양한 에지 터미네이션 방법이 맞춤형 도펀트 및 메탈 가드 링을 포함하여 다양한 수준의 성공을 거둔 시제품 파워 디바이스에 적용되었습니다. 실리콘 고전압 디바이스를 절연 / 패시베이션하는 데 사용되는 재료 중 일부는 고온에서의 신뢰성있는 사용에 충분하지 않을 수 있습니다. 특히 고온에서 작동해야하는 경우에는 고전압 장치를 사용하십시오.