오늘날 사용되는 반도체 집적 회로 칩의 대다수는 실리콘 금속 - 산화물 -

반도체 전계 효과 트랜지스터 (MOSFET)

장치 물리학은 katsumata의 장과 다른 곳에 요약되어있다. 극단적 인

유용성 및 성공에 반전 채널 MOSFET의 기반 전자 실리콘 (뿐만 아니라

이산 형 실리콘 전력 장치), 고성능 반전을 구현하는 것이 당연하다.

sic의 채널 MOSFET. 실리콘과 같이 실리콘이 충분히 가열되면 열을 형성한다.

산소 환경. 이것은 인공어 기술이 매우 성공적으로 수행 할 수있게 해줍니다.

그럼에도 불구하고 절연체의 품질 및 절연성에있어 중요한 차이점이 있습니다.

현재 장치 MOSS가 완전히 유익하지 못하도록하는 장치 처리

가능성. 다음의 담론은 빠르게 논의되고있는 주요 문제를 강조하려고 시도합니다

개발에 대한보다 상세한 통찰은 참고 문헌 133-142에서 찾을 수있다.

순전히 전기적 관점에서 볼 때, 산화 규소의 두 가지 중요한 조작 상 결함이 있으며

실리콘 MOSFET에 비해 MOSFET. 첫째, 대부분의 이론 MOSFET에서 효과적인 반전 채널 이동성

실리콘 반전 채널 MOSFET 캐리어 이동성을 기반으로 기대되는 것보다 낮다.

이것은 심각하게 트랜지스터 이득과 전류 보상 능력을 감소 시키므로,

이론 상으로는 예상보다 유리한 점이 많지 않다. 둘째, 산화물 산화물은 입증되지 않았다.

sic MOSFET이 더 많은 경향이 있다는 점에서 잘 발달 된 실리콘 산화물만큼 신뢰성 있고 불변하다.

문턱 전압 변화, 게이트 누설, 그리고 비교가 편향된 실리콘 MOSFET보다 산화물 고장이있다. ...에서

특히, 실리콘 산화막의 전기적 성능 결함은

실리콘 및 실리콘 옥사이드 품질 및 계면 구조는 바람직하지 않게 실리콘 옥사이드를 나타낼 수있다

높은 수준의 계면 상태 밀도 ( ), 고정 산화물 전하 ( ),

전하 트래핑, 캐리어 옥사이드 터널링, 및 반전 채널 캐리어의 낮은 이동도를 포함한다.

조화로운 MOSFET 개발에 직면 한 어려움을 강조하면서,

초기 실리콘 마스크는 수년간의 헌신적 인 연구가 필요한 개발 과제에 직면했다.

성공적으로 극복하려는 노력. 실제로 4h-sic mos 디바이스 성능의 엄청난 향상

최근 몇 년 동안 달성되어, 유익한 4 시간 전력 MOSFET 패키지가

주변 온도가 125 ° C까지 작동하면 향후 몇 년 이내에 상용화 될 수 있습니다.

예를 들어, 종래 지향 (8 ° 오프 (0001)) 모드에 대한 4 시간 -

c 축) 웨이퍼가 \u0026 lt; 10 \u0026 gt; 200 , 전기적으로 유해한 밀도

sic- 전도대 가장자리 가까이에 에너지 적으로 존재하는 계면 상태 결함이

크기의 순서. 마찬가지로, 대안적인 웨이퍼 표면 방위, 예컨대 ( )

및 ( )은 상이한 결정 방위로 절단 된 웨이퍼상의 디바이스를 제조함으로써 얻어진다

(5.2.1 절)은 또한 4h-sic mos 채널 특성이 상당히 개선되었다.

대폭 향상된 4h 인공 모 장치를 얻는 한 가지 주요 단계가 적절한 소개되었습니다

의 질소 화합물 가스 ( ) 산화 및 후 산화 중

어닐링 공정. 이러한 질소 기반 어닐링은 또한

높은 전계 및 고온 응력에 대한 4 차 산화물의 안정성

MOSFET의 신뢰성을 정량화하십시오. 그러나, agarwal et al. 지적했다, 넓은

sic의 밴드 갭은 산화물을 통해 손상 캐리어의 터널링을 방해하는 잠재 장벽을 감소시킨다.

4-sic oxide는 4h-sic으로 성장하므로, 4h-sic oxide는 다음과 같은 높은 신뢰성을 기대할 수 없습니다.

실리콘상의 열 산화물. 열적 성장 이외의 대체 게이트 절연체

반전 채널 4h-sic 절연의 최적화 된 구현을 위해 개발되어야합니다.

가장 까다로운 고온 및 고전력 전자 응용 분야에 사용되는 게이트 트랜지스터. 같이

실리콘 MOSFET 기술로 다층 유전체 스택이 개발되어 더욱 강화 될 것입니다

sic MOSFET 성능.