고성능 실리콘 카바이드 ( SiC ) 전력 디바이스에서 p 형 SiC에 대한 저 저항 옴 접촉이 개발되어야한다. 오믹 접촉 저항을 감소시키기 위해, SiC / SiC 계면에서의 장벽 높이의 감소 또는 SiC 기판에서의 도핑 농도의 증가가 필요하다. 배리어 높이의 감소가 극히 어렵 기 때문에, Al의 도핑 농도를 4H-SiC 이온 주입 기술에 의해 도전성을 부여 받았다. Ti / Al 및 Ni / Ti / Al 금속 (여기서 슬래시 "/"기호는 증착 시퀀스를 나타냄)은 Al 이온 주입 SiC 기판에 증착되었다. 실험적 및 이론적 접촉 저항을 비교함으로써, 금속 / SiC 계면을 통한 현재의 전달 메커니즘은 열 이온 전계 방출 인 것으로 결론 지어졌으며 장벽 높이는 ~ 0.4eV로 결정되었다....
본 논문에서는 완전 결합 3 차원 전기 열 소자 시뮬레이터를 사용하여 평면에서 고전류 작동시 효율 저하 메커니즘을 연구한다 지 에이 N 계 발광 다이오드 (LED). 특히, 더 두꺼운 전도성 GaN 기판을 사용하여 효율 저하의 개선이 입증되었다. 첫째, 얇은 도전성 GaN 기판 내부의 국지 줄 열 (Joule heating)은 내부 양자 효율 (IQE)을 저하시키고 직렬 저항을 증가시킨다. 그 후, 더 두꺼운 도전성 GaN 기판과 기판 내부의 전류 밀도 및 온도의 시뮬레이션 된 분포를 도입했습니다. 그 내부의 최대 전류 밀도는 GaN 기판 두께가 5 μm 인 기판에 비해 100 μm 두께 기판의 경우 약 6 배 정도 감소합니다. 따라서 최대 접합 온도가 낮아지고 IQE 및 구동 전압이 향상됩니다. 본 연구는...
n형 및 p형 실리콘 웨이퍼의 공간 분해 도펀트 농도 [2.2] Nd 및 전기 저항률 ρ에 대한 비접촉식 비파괴 이미징 방법다양한 레이저 조사 강도에서 고정 캐리어그래피 이미지를 사용하는 것이 제시됩니다. 알려진 저항률을 가진 웨이퍼 사이트의 진폭 및 위상 정보를 사용하여 절대 캐리어 생성률을 정확하게 결정하기 위한 보정 계수를 도출했습니다. 도펀트 밀도 이미지를 추출하기 위해 포토캐리어 방사 측정 신호의 비선형 특성에 기반한 주파수 영역 모델을 사용했습니다. 이 방법론을 통해 얻은 n형 및 p형 웨이퍼의 저항률 측면 변화는 기존의 4점 프로브 측정으로 얻은 것과 매우 일치하는 것으로 나타났습니다. 이 모든 광학 비접촉식 방법은 도핑 밀도 및 전기 저항 측정과 넓은 반도체 영역에 대한 이미지를 위한 비파괴 ...
연락처 정보
luna@powerwaywafer.compowerwaymaterial@gmail.com 
+86-592-5601 404
