이온 빔 조사는 나노 크기의 반도체 기둥과 원뿔 구조를 만드는 방법으로 연구되었지만 부정확 한 나노 구조 배치의 단점이 있습니다. 우리는 나노 스케일을 만들고 템플릿 화하는 방법에 대해보고합니다. InAs InP 기판상의 호모 에피 택셜 InAs 막과 헤테로 에피 택셜 InAs 모두의 집중 이온빔 (FIB) 조사에 의한 스파이크. 이러한 '나노 스피킹'은 FIB 조사로 인해 형성된 In droplets가 기본 InAs의 에칭 마스크 역할을하는 것처럼 만들어집니다. 액적 이동에 영향을주기 위해 InAs를 미리 패터닝함으로써, 호모 에피 택셜 InAs상의 나노 스프링 위치는 제한된 정확도로 제어 될 수있다. InAs / InP 헤테로 구조를 사용하여 나노 스프링을 생성하면 나노 스파이크가 InP의...
고성능 실리콘 카바이드 ( SiC ) 전력 디바이스에서 p 형 SiC에 대한 저 저항 옴 접촉이 개발되어야한다. 오믹 접촉 저항을 감소시키기 위해, SiC / SiC 계면에서의 장벽 높이의 감소 또는 SiC 기판에서의 도핑 농도의 증가가 필요하다. 배리어 높이의 감소가 극히 어렵 기 때문에, Al의 도핑 농도를 4H-SiC 이온 주입 기술에 의해 도전성을 부여 받았다. Ti / Al 및 Ni / Ti / Al 금속 (여기서 슬래시 "/"기호는 증착 시퀀스를 나타냄)은 Al 이온 주입 SiC 기판에 증착되었다. 실험적 및 이론적 접촉 저항을 비교함으로써, 금속 / SiC 계면을 통한 현재의 전달 메커니즘은 열 이온 전계 방출 인 것으로 결론 지어졌으며 장벽 높이는 ~ 0.4eV로 결정되었다....
본 논문에서는 완전 결합 3 차원 전기 열 소자 시뮬레이터를 사용하여 평면에서 고전류 작동시 효율 저하 메커니즘을 연구한다 지 에이 N 계 발광 다이오드 (LED). 특히, 더 두꺼운 전도성 GaN 기판을 사용하여 효율 저하의 개선이 입증되었다. 첫째, 얇은 도전성 GaN 기판 내부의 국지 줄 열 (Joule heating)은 내부 양자 효율 (IQE)을 저하시키고 직렬 저항을 증가시킨다. 그 후, 더 두꺼운 도전성 GaN 기판과 기판 내부의 전류 밀도 및 온도의 시뮬레이션 된 분포를 도입했습니다. 그 내부의 최대 전류 밀도는 GaN 기판 두께가 5 μm 인 기판에 비해 100 μm 두께 기판의 경우 약 6 배 정도 감소합니다. 따라서 최대 접합 온도가 낮아지고 IQE 및 구동 전압이 향상됩니다. 본 연구는...
직접 접착 된 1.5 μm 두께의 GaInAsP 레이저 다이오드 (LD)의 결합 온도에 따른 레이 징 특성 InP 기판 또는 Si 기판 성공적으로 획득되었다. 우리는 InP 기판 또는 Si 기판에 350, 400, 450 ℃의 접착 온도에서 직접 친수성 웨이퍼 본딩 기술을 사용하고, 증착 된 GaInAsP 또는 InP 이중 헤테로 구조 층 이 InP / Si 기판 상에 형성된다. 이들 결합 온도에서 표면 조건, X- 선 회절 (XRD) 분석, 광 발광 (PL) 스펙트럼 및 성장 후 전기적 특성을 비교 하였다. 이러한 결합 온도에서 X 선 회절 분석 및 PL 스펙트럼에서 유의 한 차이는 확인되지 않았다. 우리는 350 ℃와 400 ℃에서 접합 된 InP / Si 기판상의 GaInAsP LD의 실온 레이 징을 ...
연락처 정보
luna@powerwaywafer.compowerwaymaterial@gmail.com 
+86-592-5601 404
