우리는 mocvd 기술로 제작되고 상당히 높은 효율을 제공하는 고품질 iii-v 화합물 재료로 만들어진 gainp / gaas / ge 3 중 접합 셀을 실행하고 있습니다. 기존의 태양 전지와 비교할 때 다중 접합 태양 전지는 더 효율적이지만 제조 비용이 비싸다. 트리플 접합 셀은 비용면에서보다 효과적입니다. 그들은 우주 어플리케이션에 사용됩니다. 이제 우리는 다음과 같이 epi 웨이퍼 구조를 제공합니다. 층 자료 몰분율 (x) 몰분율 (y) 두께 (um) 유형 CV 레벨 (cm -삼 ) 15 명 이득 (x) 0.016 \u0026 emsp; 0.2 엔 \u0026 gt; 5.00e18 14 알 (x) inp \u0026 emsp; \u0026 emsp; 0.04 엔 5.00e + 17 13 이득 (x) p \u0026 emsp; \u0026 emsp; 0.1 엔 2.00e + 18 12 이득 (x) p \u0026 emsp; \u0026 emsp; 0.5 피 \u0026 emsp; 11 알린 (x) p \u0026 emsp; \u0026 emsp; 0.1 피 \u0026 emsp; 10 알 (x) 가가 \u0026 emsp; \u0026 emsp; 0.015 피 \u0026 emsp; 9 가아 \u0026 emsp; \u0026 emsp; 0.015 엔 \u0026 emsp; 8 이득 (x) p 0.554 \u0026 emsp; 0.1 엔 \u0026 emsp; 7 이득 (x) 0.016 \u0026 emsp; 0.1 엔 \u0026 emsp; 6 이득 (x) 0.016 \u0026 emsp; 삼 피 1-2e17 5 이득 (x) p 0.554 \u0026 emsp; 0.1 피 1-2e18 4 알 (x) 가가 0.4 \u0026 emsp; 0.03 피 5.00e + 19 삼 가아 \u0026 emsp; \u0026 emsp; 0.03 엔 2.00e + 19 2 이득 (x) 0.016 \u0026 emsp; 0.5 엔 2.00e + 18 1 이득 (x) p 0.554 \u0026 emsp; 0.06 엔 \u0026 emsp; 우리는 또한 태양 전지 응용 프로그램에 대한 가면에 성장 에피 택셜 레이어 (algaas, ingap)의 다른 구조와 단일 접합 및 듀얼 접합 ingap / gaas 태양 전지의 epi 웨이퍼를 제공합니다, 태양 전지에 대한 algap / gaas epi 웨이퍼를 클릭하십시오 출처 : semiconductorwafers.net 자세한 내용은 당사 웹 사이트를 방문하십시오 : http://www.semiconductorwafers.net , 이메일을 보내주십시오. luna@powerwaywafer.com 또는 powerwaymaterial@gmail.com .
가나 터널 접합 기술 덕분에 우리는 단일 접합 및 이중 접합 잉곳 / 개스 태양 전지의 에피 웨이퍼를 제공하고 태양 전지 응용을 위해가에 성장한 에피 택셜 층 (조류, 잉곳)의 구조가 서로 다릅니다. 이제 우리는 에피 다음과 같이 잉곳 터널 접합이있는 웨이퍼 구조 : 코팅 코팅 2 / zns 오 frount contact au-ge / ni / au 엔 + -gaas 0.3μm ┏ 엔 + -alinp 0.03 ㎛2 × 10 18 센티미터 -삼 (시) 창문 딱딱한 엔 + - 결합 간격 0.05μm 2.0 × 10 18 센티미터 -삼 (시) 엔 (예 : 1.88ev) 피 + - 잉캡 0.55μm 1.5 × 10 17 센티미터 -삼 (zn) 피 탑 셀 피 + - 잉캡 0.03μm 2.0 × 10 18 센티미터 -삼 (zn) 피 + ┗ 피 + -alinp 0.03μm \u003c 5 × 10 17 센티미터 -삼 (zn) bsf, diff.barrier 터널 피 + - 잉캡 0.015μm 8.0 × 10 18 센티미터 -삼 (zn) tn (p + ) 접합 엔 + - 잉캡 0.015 ㎛ 1.0 × 10 19 센티미터 -삼 (시) tn (n + ) ┏ 엔 + -alinp 0.05μm 1.0 × 10 19 센티미터 -삼 (시) 창, diff.barrier 가우스 (예 : 1.43EV) 하단 셀 엔 + -gaas 0.1μm 2.0 × 10 18 센티미터 -삼 (시) 엔 p -gaas 3.0μm 1.0 × 10 17 센티미터 -삼 (zn) 피 ┗ 피 + - 잉캡 0.1μm 2.0 × 10 18 센티미터 -삼 (zn) bsf 피 + -gaas 0.3μm 7.0 × 10 18 센티미터 -삼 (zn) 피 + - 가스 기판 \u003c 1.0 × 10 19 센티미터 -삼 (zn) 기판 오 다시 접촉 참고 : LED, 레이저 및 다중 접합 태양 전지는 모두 터널 접합을 사용하여 성능을 향상시킬 수 있습니다. 이 접합부의 영향을 계산하는 것은 까다 롭지 만 칩 특성을 정확하게 시뮬레이션하고 구조 설계를 비용 효율적으로 최적화하는 방법이 있습니다. 출처 : semiconductorwafers.net 자세한 내용은 당사 웹 사이트를 방문하십시오 : http://www.semiconductorwafers.net, 에스 이메일을 보내주세요. angel.ye@powerwaywafer.com 또는 powerwaymaterial@gmail.com .
우리는 다음과 같이 2 \"inp / ingaas / inp epi 웨이퍼를 제공 할 수 있습니다 : inp 기판 : 인듐 인화물 웨이퍼, p / e2 \"직경 × 350 +/- 25㎛, n 형 inp : s (100) ± 0.5 °, edp \u0026 lt; 1e4 / cm2. 한면 광택 처리 된 뒷면 매트 무광택, 반 평형면. 에피 층 : epi 1 : ingaas : (100) 두께 : 100nm, 에칭 정지 층 에피 2 : inp : (100) 두께 : 50nm, 접착층 출처 : semiconductorwafers.net 자세한 내용은 당사 웹 사이트를 방문하십시오 : http://www.semiconductorwafers.net, 이메일을 보내주십시오. angel.ye@powerwaywafer.co m 또는 powerwaymaterial@gmail.com .
우리는 다음과 같이 n + 또는 p + gaas 기판에 아아 층이있는 n + 또는 p +가 에피의 웨이퍼를 제공합니다. no1 사양 : p + Gaa 기판에 아아 층이있는 2 인치 p + 가우스 에피. 구조 (아래에서 위로) : 층 0 : 350 um p + 반도체 전도성 기판, e18 도핑, 임의의 도펀트 유형 층 1 : 300 nm p + 반도체 게르마늄 버퍼층, e18 도핑 농도, 모든 도펀트 유형 layer2 : 10 nm 도태되지 않음 (아아 층은 as4 [tetramer가 아닌 as2 [dimer]를 사용하여 성장되어야 함), 층 3 : 2㎛ p + 반도체가 에피 층, e18 도핑 농도, 임의의 도펀트 유형 no2 사양 : n + ga 기판에 아아 층이있는 2 인치 n + 가우스 epi. 구조 (아래에서 위로) : 층 0 : 350 um n + 반도체 전도성 기판, e18 도핑에 의한 Si 도핑 층 1 : 300 nm n + 반도체 게르마늄 버퍼층, e18 도핑 농도를 갖는 Si 도핑 layer2 : 10 nm 도태되지 않음 (아아 층은 as4 [tetramer가 아닌 as2 [dimer]를 사용하여 성장되어야 함), 층 3 : 2um + 반도체 에피 택셜 층, e18 도핑 농도로 Si 도핑 no.3 사양 : 2 인치 가나 - 아아 2 배 장벽 구조 : 1 층 : 접촉, 가스, 캐리어 농도 10e18 cm-3, 100 nm 2 층 : 스페이서,가 스, 도핑되지 않은, 10nm 3 층 : 장벽, 아아, 도핑되지 않은, 2,3 nm 4 층 : 양자 우물, 가우스, 도핑되지 않은, 4,5 nm 5 층 : 장벽, 아아, 도핑되지 않은, 2nm 6 층 : 스페이서,가 스, 도핑되지 않은, 40nm 7 층 : 접촉, 가스, 캐리어 농도 10e18 cm-3, 500 nm 4 번 스펙 : 20nm 도핑되지 않은가 스 / 10nm 아아가 스 s.i. 기판 (드램 없음, 쌈지 없음, 메모리 칩 없음 - 웨이퍼 만). gaas / alas superlattices의 열전도도 이방성 우리는 과도 열 격자와 시간 영역 열 반사율 기법을 결합하여 동일한 웨이퍼로부터의가 스 / 아아스 초 격자의 이방성 열전도도를 특성화합니다. 과도 격자 기술은 평면 내 열전도도에만 민감하지만 시간 영역 열 반사율은 교차 평면 방향의 열전도도에 민감하므로 얇은 영역에서 이방성 열전도를 특성화하는 것과 관련된 문제를 해결할 수있는 강력한 조합이됩니다 영화. 우리는 가우 스 / 아아스 초 격자의 실험 결과를 1 차 - 원리 계산과 이전의 Si / Ge 측정치와 비교한다. 측정 된 이방성은 계면 산란의 질량 불일치 그림과 인터페이스 혼합을 포함한 밀도 함수 교란 이론의 계산 결과와 일치하는 si / ge sls보다 작다. 출처 : semiconductorwafers.net 자세한 내용은 당사 웹 사이트를 방문하십시오 : http://www.semiconductorwafers.net , 이메일을 보내주십시오. luna@powerwaywafer.com 또는 powerwaymaterial@gmail.com .
우리는 다음과 같이 inp 기판에 ingaasp / ingaas epi를 제공합니다. 1.structure : 1.55um ingaasp qw 레이저 아니. 층 도핑 inp 기판 s 도핑 된, 2e18 / cm-3 1 n-inp 버퍼 1.0㎛, 2e18 / cm-3 2 1.15q-ingaasp 도파관 80nm, 도핑되지 않은 삼 1.24q-ingaasp 도파관 70nm, 도핑되지 않은 4 4 x ingaasp qw ( + 1 % ) 5 × ingaasp 장벽 5nm 10nm pl : 1550nm 5 1.24q-ingaasp 도파관 70nm, 도핑되지 않은 6 1.15q-ingaasp 도파관 80nm, 도핑되지 않은 7 inp 공간 계층 20nm, 도핑되지 않은 8 inp 100nm, 5e17 9 inp 1200 nm, 1.5e18 10 잉태 100 nm, 2e19 2.specification : 1) 방법 : mocvd 2) 웨이퍼의 크기 : 2 \" 3) inp 기판에서의 ingaasp / ingaas 성장 4) 3-5 종류의 잉 가프 조성 5) ± 5nm의 pl 공차, pl std. dev. 웨이퍼를 가로 질러 \u003c3nm (웨이퍼 원주로부터 5mm의 배제 존을 가짐) 6) pl 목표 범위 1500nm. 7) 변형률 목표 -1.0 % ± 0.1 % (압축 변형률) 8) 아니오. 레이어 수 : 8-20 9) 전체 성장 두께 : 1.0 ~ 3.0um 10) 파라미터 : X 선 회절 측정 (두께, 변형), 포토 루미 네 슨스 스펙트럼 (pl, pl 균일 성), 캐리어 농도 프로파일 링 우리는 br 조사 된 ingaas 및 차가운 fe 이식 된 ingaasp에서 측정 된 photocarrier 수명을 비교합니다. 우리는 또한 시대에 2 광자 흡수 (tpa) 과정의 가능성을 보여줍니다 :가. 수명과 TPA가 측정되었다. 광섬유 기반의 1550 nm 시간 분해 차동 변속기 (Δt) 설정이 가능합니다. ingaas 기반 물질은 sub-picosecond lifetime으로 양의 Δt를 보인 반면, eras : gaas는 2 광자 흡수 과정과 일치하는 음의 Δt를 나타냅니다. 출처 : semiconductorwafers.net 자세한 내용은 당사 웹 사이트를 방문하십시오 : http://www.semiconductorwafers.net , 에스 이메일을 보내주세요. angel.ye@powerwaywafer.com 또는 powerwaymaterial@gmail.com .
우리는 다음과 같이 2 \"ingaas / inp epi wafer for pin을 제공 할 수 있습니다 : inp 기판 : inp 방향 : (100) Fe 도핑, 반 절연 웨이퍼 크기 : 직경 2 인치 비저항 : \u0026 gt; 1x10 ^ 7) ohm.cm epd : \u0026 lt; 1x10 ^ 4 / cm ^ 2 한쪽면 광택. 에피 층 : inxga1-xas nc\u003e 2x1018 / cc (도펀트로서 Si를 사용), 두께 : 0.5㎛ (+/- 20 %) 에피 층의 거칠기, ra \u003c0.5nm 출처 : semiconductorwafers.net 자세한 내용은 당사 웹 사이트를 방문하십시오 : http://www.semiconductorwafers.net , 이메일을 보내주십시오. luna@powerwaywafer.com 또는 powerwaymaterial@gmail.com .
우리는 다음과 같이 쇼트 키 다이오드 용가 에피 택셜 웨이퍼를 제공합니다. 에피 택셜 구조 아니. 자료 구성 두께 목표 (음) 두께 tol. c / c (cm3) 표적 c / c tol. 도펀트 캐리어 유형 4 가아 \u0026 emsp; 1 ± 10 % \u003e 5.0e18 해당 없음 시 n ++ 삼 가아 \u0026 emsp; 0.28 ± 10 % 2e + 17 ± 10 % 시 엔 2 길항근 x = 0.50 1 ± 10 % - 해당 없음 - - 1 가아 \u0026 emsp; 0.05 ± 10 % - 해당 없음 - - 기판 : 2 \", 3\", 4 \" 밀리미터 및 서브 밀리 헤테로 다인 관측은 우주, 태양계 및 지구 대기에 대한 우리의 이해를 향상시킬 것입니다. 쇼트 키 다이오드는 실온에서 작동하는 쯔 소스 또는 믹서를 만드는 데 사용할 수있는 전략적 요소입니다. 가우스 쇼트 키 다이오드는 다이오드가 크기를 줄임으로써 극도로 빠르며 낮은 순방향 전압 강하 덕분에 매우 효율적이기 때문에 승수 및 혼합기의 핵심 요소 중 하나입니다. 아래 제시된 제조 공정은 전자 빔 리소그래피 및 종래의 에피 택 셜층 설계에 기초한다. 출발 물질은 금속 유기 화학 기상 증착 (mocvd) 또는 분자 빔 에피 택시 (mbe)에 의해 성장 된 에피 택 셜층을 갖는 반 절연 500μm 가우스 기판이다. 층 구조는 첫 번째 400nm의 알카 에스 에칭 스톱 레이어와 첫 번째가에 40μm 멤브레인 다음에 두 번째 400nm의 알카 에스 에칭 스톱 레이어와 두 번째 가우 스 두꺼운 멤브레인으로 구성됩니다. 기판의 활성 부분은 40nm Algaas 에칭 스톱 층, 800nm 고농도 5x1018cm-3 n + GaAs 층 및 1x1017cm-3로 도핑 된 100nm n 형 GaAs 층으로 구성된다. (그림 1-a)와 330ghz 회로 믹서 (그림 1-b)는 cad 시스템을 통해 설계되었으며 e- 빔 리소그래피를 사용하여 제작되었습니다. 그림 1 : 183ghz mmic 믹서 (a) 및 330ghz 회로 믹서 (b)의 cad 캡처 선택적인 Algaas / Gaa 습식 에칭이 장치 메사를 정의하는데 사용되는 경우, 에칭 속도는 에칭 정지 층에 도달 할 때 충분히 느려진다. 오믹 콘택트의 경우, n + GaAs 층이 리 세스되고, ni / ge / au 금속 막이 연속적으로 증발되고 급속 열 어닐링이 수행된다. 에어 브릿지 및 쇼트 키 양극 / 연결 패드의 경우, 공정은 다음과 같습니다. 먼저, 레지스트의 사각형이 노출되고 리플 로우되어 에어 - 브리지에 대한 지지체를 형성한다. 양극은 2 개의 레지스트 층을 사용하여 제조되며, 요구되는 프로파일은 레지스트 층 두께, 감도 및 노출 선량의 조합에 의해 얻어진다. 마지막으로, ti / au 금속 막이 증발되어 쇼트 키 접촉 및 연결 패드가 만들어진다. 다이오드는 pecvd (플라즈마 강화 화학 기상 증착)에 의해 증착 된 Si3N4를 사용하여 패시베이션된다. 회로 통합을 위해 icp (유도 성 결합 플라즈마)를 사용하는 깊은 건식 에칭으로 회로를 분리합니다 .- 330ohz 회로의 경우 10μm, 183ghz의 경우 50μm의 에칭입니다. 최종적으로, 웨이퍼는 왁스를 사용하여 캐리어 웨이퍼 위에 거꾸로 장착된다. semi-insulating gaas 기판은 같은 공정을 사용하여 원하는 두께 (10μm 또는 50μm)로 얇게한다. 출처 : semiconductorwafers.net 자세한 내용은 당사 웹 사이트를 방문하십시오 : http://www.semiconductorwafers.net , 이메일을 보내주십시오. angel.ye@powerwaywafer.com 또는 powerwaymaterial@gmail.com ....
lt-gaas 우리는 thz 또는 검출기 및 기타 응용 프로그램에 대한 lt-gaas를 제공합니다. 2 \"lt-gaas 웨이퍼 사양 : 목 명세서 직경 (mm) Ф 50.8mm ± 1mm 두께 1-2um 또는 2-3um 마르코 결점 밀도 ≤ 5 cm-2 저항률 (300k) \u0026 gt; 108 ohm-cm 담체 \u003c 0.5ps 탈구 밀도 \u0026 lt; 1x106cm-2 쓸만한 표면 지역 ≥ 80 % 세련 한쪽면 우아한 기판 가면 기판 기타 조건 : 1) 가스 기판은 (100) 배향으로 도핑되지 않거나 반 절연되어야한다. 2) 성장 온도 : ~ 200-250 c 성장 후 600 ℃에서 ~ 10 분간 열처리 lt-gaas 소개 : 저온 성장 된가 스는 광전 도성 에미 터 또는 검출기의 제조에 가장 널리 사용되는 재료입니다. 그 고유 한 특성은 우수한 캐리어 이동성, 높은 암 저항 및 서브 피코 초 캐리어 수명이다. 300 ℃보다 낮은 온도에서 분자 선 에피 택시 (mbe)에 의해 성장 된가 스는 성장 온도 및 증착 중 비소 압력에 의존하는 1 % -2 % 비소 과량을 나타낸다. 결과적으로 고밀도의 비소 안티 사이트 결함 asga가 생성되고 밴드 갭의 중심에 가까운 도너 미니 밴드를 형성한다. 아스가의 농도는 tg가 감소함에 따라 증가하고 1019-1020 cm-3에 도달 할 수 있으며, 이것은 호핑 전도에 기인 한 저항률의 감소를 초래한다. 빠른 전자 트래핑을 담당하는 이온화 된 공여체 asga +의 농도는 수용체 (갈륨 공극)의 농도에 크게 의존한다. as-grown 시료는 일반적으로 열적으로 열처리된다. 과도한 비소는 고 저항을 회복 할 수있는 as / gaas barrier의 고갈 된 영역으로 둘러싸인 금속 클러스터로 침전된다. 그러나, 고속 캐리어 재조합 공정에서 침전물의 역할은 아직 완전히 명확하지 않다. 최근에, asga +의 수를 증가시키기 위해 보상을 갖는 수용체, 즉 be와 함께 mb 성장 동안 가바를 마약에 넣기위한 시도가 이루어졌다 : 심하게 도핑 된 샘플에 대한 포착 시간 감소가 관찰되었다. lt-gaas 테스트 보고서 : lt-gaas 보고서를 보려면 다음을 클릭하십시오. http://www.powerwaywafer.com/data/article/1379986260677103970.pdf lt-gaas에서 thz 생성 프로세스 : 이 기사를 보시려면 다음을 클릭하십시오 : http://www.powerwaywafer.com/thz-generation-process-in-lt-gaas.html 관련 상품: 가우스 웨이퍼 lt-gaas 광전 도식 스위치 lt-gaas 캐리어 수명 가야 쯔 Batop lt-gaas 출처 : semiconductorwafers.net 자세한 내용은 당사 웹 사이트를 방문하십시오 : http://www.semiconductorwafers.net , 이메일을 보내주십시오. luna@powerwaywafer.com 또는 powerwaymaterial@gmail.com .
연락처 정보
luna@powerwaywafer.compowerwaymaterial@gmail.com 
+86-592-5601 404
