본 논문은 드리프트 영역에 임베디드 P층(EPL)이 있는 이중 에피층 4H-SiC 접합 장벽 쇼트키 정류기(JBSR)를 제안합니다. 구조는 P형 레이어 가 특징입니다.에피택셜 과성장 공정에 의해 n형 드리프트층에 형성된다. 매립된 P층으로 인해 전기장과 전위 분포가 변경되어 높은 항복 전압(BV)과 낮은 비 온 저항(Ron,sp)이 발생합니다. 매립된 P+ 영역의 깊이, 그들 사이의 공간 및 드리프트 영역의 도핑 농도 등과 같은 소자 매개변수의 영향은 BV 및 Ron,sp에 대한 시뮬레이션으로 조사되며, 이는 특히 다음에 대한 유용한 지침을 제공합니다. 장치의 최적 설계. 결과는 기존의 4H–SiC JBSR에 비해 BV가 48.5% 증가하고 Baliga의 성능 지수(BFOM)가 67.9% 증가했음을 나타냅니다.
출처:IOP과학
자세한 내용은 당사 웹사이트 www.semiconductorwafers.net을 방문하십시오 .
sales@powerwaywafer.com 또는 powerwaymaterial@gmail.com 으로 이메일을 보내주십시오.
연락처 정보
luna@powerwaywafer.compowerwaymaterial@gmail.com 
+86-592-5601 404
