/ 뉴스 /

다층 전사 공정을 통해 공통 200mm Si 기판에 GaAs, GaN 및 Si-CMOS 통합

뉴스

다층 전사 공정을 통해 공통 200mm Si 기판에 GaAs, GaN 및 Si-CMOS 통합

2019-11-18

III–V 반도체(예: GaAs 및 GaN)와 SOI(silicon-on-insulator)-CMOS를 200mm Si 기판에 통합하는 것이 시연됩니다. SOI-CMOS 도너 웨이퍼는 Si 핸들 웨이퍼에 일시적으로 접합되고 얇아 집니다. 그런 다음 두 번째 GaAs/Ge/Si 기판이 SOI-CMOS 포함 핸들 웨이퍼에 결합됩니다. 그 후, GaAs/Ge/Si 기판으로부터 Si를 제거한다. 그런 다음 GaN/Si 기판을 SOI-GaAs/Ge 함유 핸들 웨이퍼에 접합합니다. 마지막으로, Si 기판 위에 SOI-GaAs/Ge/GaN/Si 하이브리드 구조를 구현하기 위해 핸들 웨이퍼가 출시됩니다. 이 방법을 통해 사용되는 재료의 기능을 단일 Si 플랫폼에 결합할 수 있습니다.

출처:IOP과학

자세한 내용은 당사 웹사이트 www.semiconductorwafers.net을 방문하십시오 . 

sales@powerwaywafer.com  또는  powerwaymaterial@gmail.com 으로 이메일을 보내주십시오. 


문의하기

우리 제품에 대한 견적이나 더 많은 정보를 원하신다면, 우리에게 메시지를 남겨 주시고되도록 빨리 회신 해주십시오.
   
지금 채팅 문의하기 & nbsp;
우리 제품에 대한 견적이나 더 많은 정보를 원하신다면, 우리에게 메시지를 남겨 주시고되도록 빨리 회신 해주십시오.