그럼에도 불구하고 인공적인 기판의 부재에도 불구하고, 인공 적대 환경 전자 장치의 잠재적 이익은 제조 가능한 웨이퍼 형태로의 획득을 목적으로 한 겸손한 연구 노력을 이끌어 냈다.이 목적을 위해서, 대 면적의 상부에 단결정 실리콘 층의 헤테로 에피 택셜 성장 실리콘 기판은 1983 년에 처음으로 수행되었으며 그 후 다양한 성장 기술을 사용하여 수년 동안 많은 다른 것들이 뒤 따랐다. 주로 격자 상수 (sic과 si 사이의 20 % 차이)와 열팽창 계수 (~ 8 % 차이)의 큰 차이로 인해 실리콘을 기판으로 사용하는 sic의 헤테로 에피 택시는 항상 매우 높은 밀도로 3c-sic의 성장을 가져옵니다 스태킹 폴트, 마이크로 트윈 및 반전 도메인 경계와 같은 결정 학적 구조 결함 실리콘 이외의 다른 대형 면적 웨이퍼 재료 (예 : 사파이어, 실리콘 온 인슐레이터 및 틱)는 실리콘 에피 층의 헤테로 에피 택셜 성장을위한 기판으로 사용되었지만, 생성 된 필름은 높은 결정 학적 결함 밀도를 갖는 비교적 저품질의 것이었다. 현재까지 가장 낮은 결정 학적 결함 밀도를 달성 한 가장 유망한 3c-sic-on-silicon 접근 방식은 파손되지 않은 실리콘 기판의 사용을 포함합니다. 그러나,이 매우 새로운 접근법을 사용하더라도, 전위 밀도는 실리콘 및 벌크 육각형 실리콘 웨이퍼에 비해 매우 높게 유지된다.

일부 제한된 반도체 전자 장치 및 회로가 실리콘 위에 성장 된 3c-sic으로 구현되었지만 (이 글을 쓰는 시점에서) 이러한 전자 장치의 성능은 고밀도의 결정학 결함에 의해 심각하게 제한 될 수 있습니다. 5.3 절에서 논의 된 운영상의 이익은 실현 가능하게 실현되었다. 다른 문제 중 결정 결함은 전류 흐름이 바람직하지 않은 역 바이어 싱 된 디바이스 접합부에서 기생 전류를 누설한다. 과도한 결정 결함이 전기 장치 단점을 초래하기 때문에, 대 면적 기판상에서 성장 된 3C- 실리콘으로 제조 된 상업용 전자 장치는 아직 없다. 따라서 실리콘 위에서 성장한 3c-sic은 현재 순수한 반도체 트랜지스터 전자 장치에서 순수하게 반도체로 사용되는 대신에 마이크로 전자 기계 시스템 (mems) 애플리케이션 (5.6.5 장)에서 기계적 재료로서의 잠재력이 더 크다.